<div dir="ltr"><div dir="ltr"><div><br></div><div>Notes from PSWS / TangerineSDR call of 06-21-2021</div><div><br></div><div>1. Discussion on receiver ADC converter internal clock edge synchronization input pin across different modules. Timing of this signal is pretty critical, David M. requested that this capability not be eliminated. It will require an active level translator from the FPGA 2.5 volt logic levels.</div><div>The SPI signals into / out of the ADC can use passive level clamping and shifting (resistors and Schottky diodes) due to their slow speed.</div><div><br></div><div>- Tom, N5EG</div><div><br></div><div><br></div><div><br></div></div></div>