<div dir="ltr"><div dir="ltr"><div><br></div><div>Notes from PSWS / TangerineSDR call of 05-10-2021</div><div><br></div><div>1. Welcome to new attendee(s): Brian, AD2BA at Rensselaer Polytechnic Institute. Teaching web development courses, background in BSD Unix development.</div><div><br></div><div>2. The data engine ethernet interface IC delivery slipped out to December 2021, Scotty will change to some other part. Other key parts still awaiting delivery dates: USB3 interface IC, the FPGA, and a low phase noise crystal oscillator (for the GPSDO).</div><div><br></div><div>3. Discussion on alternates for the ethernet interface chip, VCC voltages for the receiver module(s), and clocking.</div><div><br></div><div>4. Limitations of the FPGA I/O voltages will force some minor redesign of the HF receiver module.</div><div><br></div><div>-- Tom, N5EG</div><div><br></div><div><br></div><div><br></div></div></div>