<div dir="ltr"><div dir="ltr"><div><br>Notes from PSWS / TangerineSDR call of 01-27-2020</div><div><br></div><div>1. FPGA clock N and P reversed on the revised receiver? Confirmed, Scotty will fix. Tom to send Scotty a Dropbox upload link for sending back the XA2 corrections to the receiver.</div><div><br></div><div>2. Discussion of oral timeslots at HAMSCI. Preliminary suggestion is that TangerineSDR DE/Receiver/Clock hardware could occupy 2 speaking slots, but we can adjust up or down a bit depending on the needs. </div><div><br></div><div>Once that duration is finalized, Nathaniel would like a paragraph or two abstracting the content from { Scotty + John + Tom}.</div><div>Nathaniel sent an email to the list covering the various slots. Need to correct Bill Engelke's AB4EJ callsign.</div><div><br></div><div>3. Scotty may want to look at <a href="https://github.com/pavel-demin/red-pitaya-notes">https://github.com/pavel-demin/red-pitaya-notes</a>  for efficient receiver implementation in terms of FPGA gate count per slice. Dave KV0S provided a link to Steve's <a href="http://ad0es.net">ad0es.net</a> 40-channel implementation done by GPU.</div><div><br></div><div>-- Tom, N5EG</div><div><br></div><div><br></div></div></div>